**Министерство науки и высшего образования Российской Федерации**

**Ульяновский государственный технический университет**

**Лабораторная работа № 9 по предмету**

**«Алгоритмические и аппаратные средства обработки информации»**

МОДЕЛИРОВАНИЕ ЦИФРОВЫХ СХЕМ НА БАЗЕ ПАРАМЕТРИЧЕСКИХ ЭЛЕМЕНТОВ (СЧЕТЧИК С ЗАДАННЫМ КОЭФФИЦИЕНТОМ)

**(Название лабораторной работы)**

**Учебная группа ИСТМД-21**

|  |  |  |  |
| --- | --- | --- | --- |
|  | **ФИО** | **Дата** | **Подпись** |
| **Студент** | **Шаблыгин В.В.** |  |  |
| **Преподаватель** | **Сазонов С.Н.** |  |  |

**Ульяновск, 2022**

**ЦЕЛЬ РАБОТЫ:**

Согласно варианту, указанному преподавателем, спроектировать вычислительный узел (счетчик с заданным коэффициентом).

**ОБОРУДОВАНИЕ И ПРИНАДЛЕЖНОСТИ:**

Quartus II.

**Исходные данные:**

**Вариант 1.**


LPM\_MODULUS = 11;

LPM\_DIRECTION = up;

LPM\_WIDTH = 4.

**ВЫПОЛНЕНИЕ РАБОТЫ**

1. Построение схемы счетчика, в Quartus II:



2.Cинтезированный файл .vhd:

LIBRARY ieee;

USE ieee.std\_logic\_1164.all;

LIBRARY lpm;

USE lpm.all;

ENTITY lpm\_counter0 IS

PORT

(

cin : IN STD\_LOGIC ;

clk\_en : IN STD\_LOGIC ;

clock : IN STD\_LOGIC ;

sclr : IN STD\_LOGIC ;

cout : OUT STD\_LOGIC ;

q : OUT STD\_LOGIC\_VECTOR (7 DOWNTO 0)

);

END lpm\_counter0;

ARCHITECTURE SYN OF lpm\_counter0 IS

SIGNAL sub\_wire0 : STD\_LOGIC ;

SIGNAL sub\_wire1 : STD\_LOGIC\_VECTOR (7 DOWNTO 0);

COMPONENT lpm\_counter

GENERIC (

lpm\_direction : STRING;

lpm\_port\_updown : STRING;

lpm\_type : STRING;

lpm\_width : NATURAL

);

PORT (

cin : IN STD\_LOGIC ;

clk\_en : IN STD\_LOGIC ;

sclr : IN STD\_LOGIC ;

clock : IN STD\_LOGIC ;

cout : OUT STD\_LOGIC ;

q : OUT STD\_LOGIC\_VECTOR (7 DOWNTO 0)

);

END COMPONENT;

BEGIN

cout <= sub\_wire0;

q <= sub\_wire1(7 DOWNTO 0);

lpm\_counter\_component : lpm\_counter

GENERIC MAP (

lpm\_direction => "UP",

lpm\_port\_updown => "PORT\_UNUSED",

lpm\_type => "LPM\_COUNTER",

lpm\_width => 4

)

PORT MAP (

cin => cin,

clk\_en => clk\_en,

sclr => sclr,

clock => clock,


cout => sub\_wire0,

q => sub\_wire1


);

END SYN;

3.Построение временной диаграммы.



4.Результат симуляции:



**Вывод: в данной работе был построен счетчик с заданным коэффициентом и смоделирована его работа.**